Juha
Plosila
professori, robotiikka ja autonomiset järjestelmät
Head of the Robotics and Autonomous Systems Unit
Linkit
Julkaisut
BBVC-3D-NoC: An Efficient 3D NoC Architecture Using Bidirectional Bisynchronous Vertical Channels (2010)
IEEE Computer Society Annual Symposium on VLSI
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))
Process Variation Tolerant On-Chip Communication Using Receiver and Driver Reconfiguration (2010)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))High-Performance TSV Architecture for 3-D ICs (2010)
IEEE Computer Society Annual Symposium on VLSI
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))
An Efficient VFI-Based NoC Architecture Using Johnson-Encoded Reconfigurable FIFOs (2010)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Pipeline-Based Interlayer Bus Structure for 3D Networks-on-Chip (2010)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Hierarchical Agent Monitored Parallel On-Chip System: A Novel Design Paradigm and Its Formal Specification (2010)
International Journal of Embedded and Real-Time Communication Systems
(Vertaisarvioitu alkuperäisartikkeli tai data-artikkeli tieteellisessä aikakauslehdessä (A1))