Hannu
Tenhunen
dosentti, matemaattis-luonnontieteellinen tiedekunta
Prof. Dr.h.c. Prof.h.c. Ph.D. M.Sc. EE
Ota yhteyttä
+358 29 450 2809
+358 40 513 6563
Joukahaisenkatu 3-5
20520
Turku
Julkaisut
A parallel online regularized least-squares machine learning algorithm for future multi-core processors (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))High-Performance On-Chip Network Platform for Memory-on-Processor Architectures (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Explorations of Optimal Core and Cache Placements for Chip Multiprocessor (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Power-Efficient Inter-Layer Communication Architectures for 3D NoC (2011)
IEEE Computer Society Annual Symposium on VLSI
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))
A Stacked Mesh 3D NoC Architecture Enabling Congestion-Aware and Reliable Inter-Layer Communication (2011)
Proceedings: Euromicro Workshop on Parallel and Distributed Processing
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))
Insight into Quantitative Environmental Emission Analysis of Printed Circuit Board (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Compact Generic Intermediate representation to enable late binding in Coarse Grained Reconfigurable Architectures (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Enhancing Performance Sustainability of Fault Tolerant Routing Algorithms in NoC-Based Architectures (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Exploring DRAM Last Level Cache for 3D Network-on-Chip Architecture (2011)
Advanced Materials Research
(Vertaisarvioitu alkuperäisartikkeli tai data-artikkeli tieteellisessä aikakauslehdessä (A1))
A reconfigurable and adaptive routing method for fault-tolerant mesh-based networks-on-chip (2011)
AEÜ - International Journal of Electronics and Communications / Archiv für Elektronik und Übertragungstechnik
(Vertaisarvioitu alkuperäisartikkeli tai data-artikkeli tieteellisessä aikakauslehdessä (A1))