Turun yliopiston tiedote 1.12.2014
Pänkäälän väitöstutkimuksessa kehitettiin sellaisia toteutusmuotoja kelluvahilaisesta transistorista (FGT, floating-gate transistor), jotka soveltuvat käytettäviksi erittäin pienen viivanleveyden CMOS-prosesseissa. Kelluvahilaisen transistorin keskeinen ominaisuus on, että siinä on kaksoishila, joista toinen toimii normaalina hilana ja toiseen voidaan sähköisesti ohjelmoida haluttu sähkövaraus.
Liian hyvä eriste voi olla haitallinen
Tutkimuksessa havaittiin, että ainakin kaksi yleisintä ohjelmointimekanismia – elektronin tunnelointi ja kuuman elektronin injektointi – saadaan toimimaan, mutta riittämättömästä hilaoksidin paksuudesta johtuen haihtumattomaksi tarkoitetun muistin toiminnasta tulee epävarmaa.
– Toteutukseen liittyvä problematiikka kulminoituu siihen, että sähkövarauksen pysyvyyden kannalta hilaoksidin eristyskyky, lähinnä riittävä paksuus, on kriittinen tekijä. Toisaalta ohjelmoinnin ajaksi eristyskykyä pitää pystyä heikentämään riittävästi, jotta varauksenkuljettajat pääsevät eristeen läpi. Energiatehokkaan ohjelmoinnin kannalta liian hyvä eriste on siis haitallinen, Pänkäälä kertoo.
Kelluvan hilan sähkövarauksen avulla voidaan kontrolloida transistorin kynnysjännitettä ja siten esimerkiksi kompensoida prosessiparametrien vaihtelusta johtuvia epätarkkuuksia transistorin toiminnassa. FGT-teknologian avulla voidaan myös reitittää signaaleja uudelleen, hienosäätää vahvistimen vahvistusta, kaistanleveyttä, tai muuttaa koko piirilohkon toiminnallisuutta.
Optimaalinen tulos saadaan analogia- ja digitaalipiirien parhaat puolet yhdistämällä
Jotta FGT-teknologiasta saadaan paras hyöty irti pitää sähkövarausta pystyä kontrolloimaan tarkasti ja luotettavasti. Digitaalipiirien suorituskyky tai käytetty teho paranee, kun teknologiaa skaalataan pienemmäksi. Tyypillisesti analogiapiireille käy juuri päinvastoin. Monesti optimaalinen toteutus kuitenkin edellyttäisi sekä analogia- että digitaalipiirien parhaiden puolien yhdistämistä eli niin sanottua sekasignaaliprosessointia. Tämän vuoksi olisi erittäin hyödyllistä saada tämä teknologia toimimaan myös kaikkein edistyksellisimmissä CMOS-prosesseissa.
– Kelluvan hilan kykyä säilyttää siihen ohjelmoitu sähkövaraus ilman tehonlähdettä hyödynnetään esimerkiksi yleisesti tiedontallennusvälineenä käytetyissä muistitikuissa. Digitaalisessa muistissa sähkövarauksen määrää ei kuitenkaan tarvitse kontrolloida niin tarkasti, kuin siinä tapauksessa että sähkövarauksen välillisesti aiheuttamaa muutosta transistorin ulostulo-virrassa hyödynnetään suoraan laskennassa, Pänkäälä sanoo.
FGT:a voidaan käyttää myös mukautuvana elementtinä analogiapiireissä. Tutkimuksessa kehitettiin kompakti toteutus virtasykäyksien avulla kommunikoivasta neuroverkosta (SNN, spiking neural network), jossa FGT-synapsien muovautuvuus riippuu virtasykäyksien keskinäisistä ajoituksista (STDP, spike timing dependent plasticity).
– FGT-tekno
logian avulla voidaan testata laskentaparadigmoja, jotka ovat yhteensopivia uusien vasta tutkimusasteella olevien kaksiporttisten nanoskaalan piirielementtien kanssa. Tämän lähestymistavan etuna on, että toteutuksessa voidaan käyttää kypsää ja laajasti saatavilla olevaa CMOS-teknologiaa, Pänkäälä toteaa.
**
Perjantaina 5. joulukuuta 2014 kello 12 esitetään Turun yliopistossa (ICT-talo, luentosali Beta, Joukahaisenkatu 3–5, 1. krs, Turku) julkisesti tarkastettavaksi TkL Mikko Pänkäälän väitöskirja ”Potential and Challenges of Analog Reconfigurable Computation in Modern and Future CMOS” (Mukautettavan analogisen laskenta-alustan skaalautuvuus CMOS-teknologiassa). Virallisena vastaväittäjänä toimii Associate Professor Ricardo Carmona-Galan Sevillan Mikroelektroniikan Instituutista Espanjasta ja kustoksena dosentti Mika Laiho Turun yliopistosta.
TkL Mikko Pänkäälä on syntynyt 1975 Rengossa ja kirjoittanut ylioppilaaksi 1994 Kaurialan lukiosta Hämeenlinnasta. Tekniikan lisensiaatiksi Pänkäälä valmistui 2008 Turun yliopistosta. Hän toimii parhaillaan erikoistutkijana Turun yliopistossa. Väitös kuuluu elektroniikan alaan.