Tero
Säntti
erikoistutkija, avaruustutkimuslaboratorio
D.Sc. (Tech.)
Linkit
Asiantuntijuusalueet
FPGA
Avaruus
Kuvantaminen
Säteily
Sulautetut Järjestelmät
Biografia
D.Sc. (Tech.) 2008, Microelektroniikka.
Yliopistohommien lisäksi toimin myös teollisuudessa:
- Aboa Space Research Oy, Senior Engineer, Hallituksen Puheenjohtaja
- Kovilta Oy, Lead FPGA Architect
Opetus
- 2010 - 2012, FPGA Prototyping, (5 ECTS)
- 2009 - 2011 Sulautetut prosessorijärjestelmät (Embedded Processor Systems), (5 ECTS)
- 2005 - 2008 Mikroprosessoripohjaiset järjestelmät (Microprocessor Based Systems), (5 ECTS)
- 2007 Embedded Virtual Machines on FPGAs (6 / 3 ECTS), post-graduate level course
- 2006 Special Course on Floating Point Arithmetics, (3 ECTS)
- 2006 Special Course on External Funding, (2 ECTS)
Näiden lisäksi olen osallistunut opetukseen vuodesta 1998. Pääosin demojen ja harjoituseten pitämistä, ainakin seuraavilla kursseilla: Microprocessors, Digital Teaching Media, Analog Electronics II, Design of Electronic Equipment, Analog Electronics I, Multimedia Algorithms, LSI Circuit Design, Circuit Theory I and Basic Electronics.
Tutkimus
Kaikkea FPGA-piireihin liittyvää, varsinkin niiden käyttö avaruudessa ja/tai kuvantamisessa.
Julkaisut
t(k)-SA: Accelerated Simulated Annealing Algorithm for Application Mapping on Networks-on-Chip (2012)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Tree-Model Based Contention-Aware Task Mapping on Many-Core Networks-on-Chip (2012)
(Vertaisarvioitu alkuperäisartikkeli tai data-artikkeli tieteellisessä aikakauslehdessä (A1))Tree-Model Based Contention-Aware Task Mapping on Many-Core Network-on-Chips. (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Parallel Performance Evaluation of a Multicore Java Co-Processor System (2010)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Multi-Application Mapping Algorithm for Network-on-Chip Platforms (2010)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Efficient Bytecode Optimizations for a Multicore Java Co-Processor System (2010)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))A Dynamic Fault-Tolerant Remapping Algorithm Based on Tree-Model of Network-on-Chip (2010)
Proceedings : Design, Automation, and Test in Europe Conference and Exhibition
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))